责任
参与ASIC/FPGA功能模块的方案设计
负责相应模块的RTL编码实现
协同验证团队进行单元验证和集成验证
负责相应模块的逻辑综合、时序收敛、设计优化、上板调试
负责相应模块的设计文档和用户手册的撰写以及维护
技能要求
熟悉Verilog RTL 编码、跨时钟域处理、逻辑综合约束、时序收敛等基本技能
熟悉Ethernet, IP, TCP / UDP协议, 有Switch / Router产品设计经验者优先
熟悉OVS、VIRTIO、SR-IOV、DPDK / SDPK、P4，有智能网卡产品设计经验者优先
熟悉ARM/RISC-V，SoC集成，有SerDes、PCIE、AXI、DDR等IP的应用经验者优先
熟悉 VCS, Design Compiler, Spyglass, PrimeTime 等ASIC设计软件（ASIC）
具有成功流片经验（ASIC）
工作地址
上海、杭州
责任
推动纵向市场客户的Resnics FPGA加速卡业务
实现加速增长的目标，实现收入的加速率
满足需求，创造收入目标
建立伙伴关系，加快业务扩张
向客户和合作伙伴提供Resnics FPGA加速卡产品和解决方案信息，满足客户需求
技能要求
至少3年以上销售及业务经验
对FPGA市场有良好的了解
熟悉FPGA技术及基于FPGA的解决方案，能够理解客户技术要求，从事解决方案销售
了解网络/存储技术和解决方案者优先
积极开拓新的销售机会，对客户提出的问题及时回应
良好的沟通协作能力，有效地调动和协调内部资源，以支持项目的不同需求
工作地址
上海、杭州
责任
负责开发和拓展新的业务机会，执行关键web2.0&Cloud客户的业务活动
负责web2.0 & Cloud重点客户的各级关系开发与维护
为客户提供高水平的产品和解决方案信息，满足客户的需求
通过与不同的职能团队协调，开发和拓展新的业务机会
技能要求
至少5年以上销售和业务经验
具有Web2.0及云行业背景，且在Web2.0和云行业拥有丰富的客户资源。尤其是T1客户
熟悉Web2.0 & Cloud账户工作流程，对服务器、存储和网络市场有良好的理解
了解网络/存储技术和解决方案
积极开拓新的销售机会；对客户问题有强烈的紧迫感
网络或计算机工程学位优先
工作地址
上海、杭州
责任
与架构、FPGA和软件团队合作，完成芯片功能验证
开发基于System Verilog/UVM的验证环境，并不断完善
针对设计制定测试计划，测试例代码编写，执行测试，并达到目标覆盖率
协同设计工程师进行测试例的调试
技能要求
3+/5+/10+年ASIC/FPGA验证经验
精通System Verilog，了解UVM验证方法学
具有代码覆盖率、形式验证工具的经验
熟悉和Python、Per等脚本语言
熟悉Ethernet, IP, TCP / UDP协议, 有Switch / Router产品验证经验者优先
熟悉OVS、VIRTIO、SR-IOV、DPDK / SDPK、P4，有智能网卡产品验证经验者优先
熟悉ARM/RISC-V，SoC集成，有SerDes、PCIE、AXI、DDR等IP的验证经验者优先
工作地址
上海、杭州